关于数字钟论文范文资料与基于FPGA多功能数字钟设计有关论文参考文献-论文写作网

《基于FPGA多功能数字钟设计》：这是一篇与数字钟论文范文相关的免费优秀学术论文范文资料,为你的论文写作提供参考。

摘要：利用现代电子设计方法设计了一种基于FPGA的多功能数字钟,采用硬件描述语言VHDL进行分频、计数、扫描和整点报时等模块的设计,通过在quartusII9.0软件中编译、仿真,先进行软件模拟系统各运行状态,最后下载到FPGA实验开发平台进行硬件调试,调试结果表明：系统能够完成设计目的的需求,达到了预期的效果.

关键词：FPGA；多功能电子钟；硬件描述语言VHDL

0 引言

时间一直是人们在日常生活中非常关心的一个物理参数,在很多场合人们对时间有越来越高的进度要求.数字钟是一种用数字逻辑电路技术来自动实现时、分、秒、计时的的一种装置,和传统机械时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用.FPGA是一种可编程使用的信号处理器件,又称为现场可编程门阵列（Field Programmable Gate Arrays,FPGA）,用户对它的功能定义是通过改变配置信息来实现的.和传统数字逻辑电路相比,FPGA具有可编程、高集成度、高可靠性和高速等优点.本设计是在QuartusII的环境下,应用VHDL语言结合可编程逻辑器件进行的,最后通过仿真出时序图实现预定功能,硬件调试最终的结果是在数码管上显示的.

1 系统设计原理

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路.多功能数字钟具有的基本功能是时间时、分、秒的显示和整点报时；特殊的功能有任意时间的设置、定时和任意时间设定的提醒等功能.其工作原理为：振荡器产生稳定精确的高频脉冲信号,作为数字钟的时间基准脉冲,经过分频器分频后产生标准的秒脉冲,这里采用50MHZ的高精度时钟源.秒和分的计数器军事采用60进制计数器来实现：秒计数器满60后也即是从0计数到59后向分计数器进位1,同样分计数器从0计数到59后向小时计数器进位1.小时计数器采用24进制计数,按照“24翻1”规律计数,也即是从0计数到23.所有的计数器都是计数满后清零,再重新重新计数.计数器的输出分别经译码电路送到数码管上来显示.

结合现有的FPGA实验开发系统,在设计中为了显示的方便,小时的十位用一个两位的二进制码表示,个位用一个四位二进制码表示；而分和秒的十位都用三位的二进制码表示,个位用四位的二进制码表示.设计中把时、分、秒的二进制形式译码成七位,以便在数码上显示相应的数字.另外,由于八个七段数码码管采用分时扫描的方式显示,而扫描确需要一个比较高频率的信号,直接接初始的系统时钟源.然后对输入的系统时钟进行分频来得到准确的1Hz标准计数脉冲信号,必须对.用户可以根据系统的硬件结构和自身的具体要求来设计,整点报时功能.本系统的要求是在进行整点的倒计时5秒时,让5个LED全亮,然后一次灭掉来进行整点报时的提示.

2 单元模块设计

（1）分频模块

本系统各模块所需的时钟信号和系统时钟信号不同,这就需要对已有的信号进行分频.系统时钟clk1为1MHz,通过对clk1上升沿计数进行翻转分频,得到所需的1Hz的时钟信号clk.分频模块仿真波形如图1所示.输入端clk1的一个周期为1us,分频后输出端clk的一个周期为2ms,符合设计需求.

（2）计数模块设计

因为数字钟的标准计数脉冲的频率是1Hz,这样每来一个时钟脉冲信号,秒增加1秒,当秒从59秒跳转到00秒时,分钟增加1分,同样当分钟从59分跳转到00分时,小时增加1小时.秒时钟基本结构包括加法器,2选1多路选择器,比较器,触发器和各种逻辑单元构成.计数模块仿真波形如图2所示.

（3）扫描模块设计

时、分、秒数据显示采用七段数码管.七段码管采用动态扫描的方式,为了观看的方便,扫描模块直接采用系统时钟1MHz.在较高频率时钟驱动下,通过分时动态地选择不同的数码管来分别显示时、分、秒,这样观测的结果是几位数码管同时显示对应的时间.扫描模块主要由加法器,2选1多路选择器,触发器和各种逻辑单元构成.扫描模块仿真波形如图3所示.

（4）整点报时模块设计

当进行整点的倒计时5秒时,用LED闪烁来进行整点报时的提示,报时时间为5秒,即从整点前5秒钟开始进行报时提示,LED开始闪烁,过整点后,停止闪烁.整点报时模块主要由加法器,2选1多路选择器,触发器和各种逻辑单元构成.整点报时模块的仿真波形图如图4所示,仿真结果满足设计的要求.

3 硬件调试

（1）硬件调试步骤

编译仿真无误后,依照开发系统的说明进行管脚分配.分配完成后,再进行全编译一次,以使管脚分配生效.用下载电缆通过JTAG口将对应的sof文件加载到FPGA中.将数字信号源模块的时钟选择为1MHz,数码管开始显示时间,从00-00-00 开始.在整点的前5秒的时候,发光管模块的D1-D4开始闪烁.一旦超过整点,发光管停止显示.按动按键开关的S1、S2小时和分钟开始步进,进行时间的调整.按下按键开关的S8,显示恢复到00-00-00重新开始显示时间.整个调试过程中,记录结果,和设计目的相比较,如不符合,对前面的设计进行修改,直到达到设计要求.

（2）测试结果显示

当进行5点的倒计时5秒时,D1-D4来回闪烁进行整点报时的提示.56秒时有3个LED灯亮,59秒时有4个LED灯亮.图5给出4时59分56秒时显示结果,LED显示倒计时结果.

4 小结

该系统采用VHDL和原理图相结合的设计输入方式,在QuartusII开发环境下完成设计、编译和仿真,并在FPGA实验开发系统上进行测试.测试结果表明,数码管能够正确显示计时时间,能够通过按键调整时间,整点报时等功能,测试结果符合设计要求.

参考文献：

[1]刘君.基于硬件描述语言（VHDL）的数字时钟设计[J].天津：理工大学学报,2009,第23卷第4期,40-41.

[2] 廖日坤.CPLD/FPGA嵌入式应用开发技术白金手册[M].北京：中国电力出版社,2012,212-218.

[3] 杨晓慧,杨旭.FPGA系统设计和实例[M]. 北京：人民邮电出版社,2010.

[4] 周淑阁.FPGA/CPLD系统设计和应用开发[M].北京：电子工业出版社,2011.

[5] 张文爱.EDA技术和FPGA应用设计[M].北京：电子工业出版社,2012.

数字钟论文参考资料：

论文作者右上角数字